xps中的时钟模块和复位模块-u球体育app下载

clock generator模块：
端口说明：clkin为外部输入时钟，如果是外部差分时钟信号，在mhs文件的port行指定*_p、*_n管脚均为同样的net，如dcm_clk_s，差分极性分别指定正负即可。clkfbin为dcm的clkfb输入端口，如果选择使用，即dcm使用外部反馈方式，此时clkfbout输出口也应该使用，且clkfbout连接到clk0输出口，而clkfbin连接到clkfbout经过时钟分配网络后的信号，用于调节时钟信号延迟。如果不使用clkfbin，则clkfbout也不使用，在dcm内部把clk0的输出经过bufg缓冲后，一路送到clk0端口，一路送给clkfbin。
  参数说明：
  c_clkfbin_freq、c_clkfbout_freq分别设置clkfbin和clkfbout的频率，设置0指不使用，两者必须设置相同。c_clkouti_freq设置clkouti的输出频率，0指clkouti不使用。c_clkouti_group用于设置组号，可以把多个输出设置为相同的组，这样同组时钟通过同一个dcm或pll输出，减少时钟间的相位偏移(skew)。c_clkouti_buf如果设true，则相应的clkouti插入bufg，一般设true，但输出给某些ddr颗粒的时钟信号不设true。
processor system reset module模块：
端口说明：slowest_sync_clk为系统中最慢的时钟，一般为plb总线时钟。ext_reset_in为外部输入复位信号，aux_reset_in为辅助的第二个外部输入复位信号，一般不用。mb_debug_sys_rst为调试用，和ext_reset_in功能相同，但总是高有效。dcm_locked为模块输入信号，如果系统没有用dcm，则接高，如果使用一个dcm产生系统时钟，则连接此dcm的locked信号，如果系统使用多个dcm产生系统时钟，则连接最后一个locked的dcm。mb_reset为输出的mb的复位信号。bus_struct_reset和peripheral_reset为输出的总线和外设复位信号，其个数可根据c_num_bus_rst、c_num_perp_rst定制。
  注：dcm的locked信号为高指所有输出时钟均已稳定。
参数说明：c_ext_rst_width、c_aux_rst_width定义外部输入复位信号（端口ext_reset_in）的宽度。slowest_sync_clk为plb总线时钟，ext_reset_in宽度为c_ext_rst_width所设置的时钟周期再加上1到2周期（考虑到电路中的时钟延迟）。ext_reset_in变为0时，经过c_ext_rst_width个周期，电路退出复位状态。
c_ext_reset_high、c_aux_reset_high定义外部输入复位信号高有效还是低有效。一般设高有效，即1。mb_debug_sys_rst总是高有效。
  c_num_bus_rst、c_num_perp_rst定义总线和外设所需要的复位信号个数，如有一个plb总线和两个opb总线，c_num_bus_rst可设为3，某些情况下可能利于驱动和布线。一般为1即可，三个总线可用同一个总线复位信号驱动。c_num_perp_rst类似。
控制方式：上电时会自动产生复位脉冲序列；外部ext_reset_in、aux_reset_in满足复位条件时模块产生复位脉冲序列；mb_debug_sys_rst满足复位条件时模块产生复位脉冲序列。 

『本文转载自网络,u球体育app下载的版权归原作者所有,如有侵权请联系删除』